enjoy-digital/litex

¿Qué es?

Funciones clave

• 01Interconexiones de bus y flujo Wishbone, AXI y Avalon-ST.
• 02Núcleos listos para usar, como RAM, ROM, temporizadores, UART y JTAG.
• 03Compatibilidad con varias CPU soft, como VexRiscv, Rocket y PicoRV32.
• 04Integración de lenguajes mixtos con VHDL, Verilog y SystemVerilog.
• 05Simulación de SoC basada en Verilator sin una placa FPGA.
• 06Backends de compilación para toolchains de FPGA de código abierto y de fabricantes.

Casos de uso

• Montar un SoC FPGA personalizado con una CPU soft y periféricos.
• Reutilizar núcleos PCIe, Ethernet o SATA existentes dentro de un flujo de trabajo HDL tradicional.
• Simular un SoC completo en una computadora de escritorio antes de ejecutarlo en hardware.
• Aprender diseño FPGA mediante un flujo de trabajo basado en Python.

Inicio rápido

1. 1

   Instala Python 3.7+ y las herramientas del fabricante de FPGA y/o Verilator

2. 2

   Descarga el script litex_setup.py

   wget https://raw.githubusercontent.com/enjoy-digital/litex/master/litex_setup.py
3. 3

   Dale permisos de ejecución al script

   chmod +x litex_setup.py
4. 4

   Instala Migen, LiteX y el conjunto estándar de núcleos

   ./litex_setup.py --init --install --user --config=standard

Antes de usarlo

• !Para generar bitstreams reales de FPGA, es necesario instalar por separado las cadenas de herramientas del fabricante o Verilator.
• !La lógica digital se describe con Migen, que el propio proyecto señala como la base actual.

En colecciones

Temas

Preguntas frecuentes

¿Qué es litex?

Framework de Python para crear núcleos FPGA y SoC personalizados, con buses, periféricos, integración de CPU y compatibilidad con simulación. LiteX es un constructor de SoC para FPGA basado en Python. Proporciona los componentes básicos necesarios para montar un sistema completo en una FPGA: interconexiones de bus y flujo (Wishbone, AXI, Avalon-ST), núcleos sencillos como RAM, ROM, temporizadores, UART y JTAG, y puentes para depurar desde el host un SoC en ejecución.

¿litex es gratuito? ¿Qué licencia tiene?

litex es open source bajo la licencia Other. Revisa los términos de la licencia antes de usarlo en productos comerciales.

¿litex sigue mantenido?

Mantenimiento activo. El último commit de litex fue el 6 nov 2026.

¿Para qué puedo usar litex?

Montar un SoC FPGA personalizado con una CPU soft y periféricos. Reutilizar núcleos PCIe, Ethernet o SATA existentes dentro de un flujo de trabajo HDL tradicional. Simular un SoC completo en una computadora de escritorio antes de ejecutarlo en hardware. Aprender diseño FPGA mediante un flujo de trabajo basado en Python.

¿Cómo se instala litex?

Instala Python 3.7+ y las herramientas del fabricante de FPGA y/o Verilator Descarga el script litex_setup.py: wget https://raw.githubusercontent.com/enjoy-digital/litex/master/litex_setup.py Dale permisos de ejecución al script: chmod +x litex_setup.py Instala Migen, LiteX y el conjunto estándar de núcleos: ./litex_setup.py --init --install --user --config=standard

¿Dónde consigo litex?

El código fuente y las instrucciones de instalación están en GitHub: https://github.com/enjoy-digital/litex