Repolode
lowRISC

lowRISC/ibex

組み込み制御アプリケーション向けに設計された、SystemVerilog製の小型で実用品質の32ビットRISC-V CPUコアです。

スター
2,159
フォーク
830
未解決の Issue
278
最終コミット
21 時間前

これは何?

Ibexは、SystemVerilogで記述された32ビットRISC-V CPUコアです。パラメータ設定の自由度が高く、乗算器のアーキテクチャなどの構成オプションを選ぶことで、性能、面積、セキュリティ機能のバランスを調整できます。IまたはEのベース整数命令セットに加え、M、C、B拡張をサポートし、CHERIoT 1.0のベースISAにも対応しています。

Ibexは当初、Zero-riscyの名称でPULPプラットフォームの一部として開発され、現在はlowRISCが保守・開発を続けています。プロジェクトでは、CoreMark性能、Yosysによる合成面積と商用合成ツールでの推定面積、検証の成熟度を含む、サポート対象の構成一覧を公開しています。

リポジトリには、ベアメタルバイナリを実行するためのシミュレーション向け統合環境であるSimple Systemと、ReadTheDocsで公開されているユーザーマニュアルが含まれています。より包括的なFPGAベースのサンプルは、別のIbex Demo Systemリポジトリで保守されています。

主な機能

  • 01M、C、B拡張を備えたRV32IまたはRV32Eのベース整数ISAをサポートします。
  • 02パラメータ設定の自由度が高く、乗算器や性能・セキュリティに関する複数の選択肢があります。
  • 03複数のプリセット構成について、CoreMark性能、面積、検証状況を公開しています。
  • 04ベアメタルバイナリの実行に使える、シミュレーション対応のSimple Systemサンプルを含みます。
  • 05CHERIoT 1.0のベースISAをサポートします。

ユースケース

  • シンプルなRISC-V制御コアを必要とする、小型の組み込みマイクロコントローラーの構築。
  • テープアウト前に、構成ごとのRISC-Vコアの面積と性能のトレードオフを評価する。
  • シミュレーション上でRISC-Vコアにベアメタルソフトウェアを実行させる。
  • SystemVerilogによる実用品質のRISC-Vコア実装の学習や教育。

使う前に知っておきたいこと

  • micro RV32EC config など、一部の構成では検証が最小限にとどまっているため、テープアウト前に検証の準備状況をユーザー自身で評価する必要があります。
  • README には簡単なインストール方法や実行手順が記載されていません。これはハードウェア RTL コアであり、通常はシミュレーション例やドキュメントを通じて利用します。

収録されている特集

トピック

#risc-v#cpu-core#hardware#embedded#systemverilog#rtl#verification#cpucore#lowrisc#lowrisc-ibex

よくある質問

ibex とは?
組み込み制御アプリケーション向けに設計された、SystemVerilog製の小型で実用品質の32ビットRISC-V CPUコアです。 Ibexは、SystemVerilogで記述された32ビットRISC-V CPUコアです。パラメータ設定の自由度が高く、乗算器のアーキテクチャなどの構成オプションを選ぶことで、性能、面積、セキュリティ機能のバランスを調整できます。IまたはEのベース整数命令セットに加え、M、C、B拡張をサポートし、CHERIoT 1.0のベースISAにも対応しています。
ibex は無料で使えますか?ライセンスは?
ibex は Apache-2.0 ライセンスのオープンソースです。商用製品で使う前にライセンス条件を確認してください。
ibex は今もメンテナンスされていますか?
活発にメンテナンス中。ibex の最終コミットは 2026年11月5日 です。
ibex は何に使えますか?
シンプルなRISC-V制御コアを必要とする、小型の組み込みマイクロコントローラーの構築。 テープアウト前に、構成ごとのRISC-Vコアの面積と性能のトレードオフを評価する。 シミュレーション上でRISC-Vコアにベアメタルソフトウェアを実行させる。 SystemVerilogによる実用品質のRISC-Vコア実装の学習や教育。
ibex はどこで入手できますか?
ソースコードとインストール手順は GitHub にあります:https://github.com/lowRISC/ibex

概要はプロジェクトの README をもとに AI が生成しています。GitHub の数値は毎日更新されます。

関連プロジェクト

Claude CodeですべてのRTL、検証環境、ドキュメントを作成した、Arty A7 FPGAボードでLinuxを起動できるSystemVerilog製64ビットRISC-V CPUコア。

その他#risc-v#cpu#fpga
168+8 今週32SystemVerilogApache-2.0更新 17 日前

XiangShanプロジェクトが開発する、ScalaとChiselで記述されたオープンソースの高性能RISC-Vプロセッサコア。

その他#risc-v#processor#chisel
7368+13 今週977ScalaMulanPSL-2.0活発にメンテナンス更新 22 時間前