Repolode
lowRISC

lowRISC/ibex

임베디드 제어 애플리케이션을 위해 설계된, SystemVerilog로 작성한 소형 고품질 32비트 RISC-V CPU 코어입니다.

스타
2,159
포크
830
열린 이슈
278
마지막 커밋
14시간 전

어떤 프로젝트인가요?

Ibex는 SystemVerilog로 작성된 32비트 RISC-V CPU 코어입니다. 다양한 매개변수를 설정할 수 있어, 곱셈기 아키텍처 같은 구성 옵션을 선택해 성능, 면적, 보안 기능 간의 균형을 조정할 수 있습니다. I 또는 E 기본 정수 명령어 세트와 M, C, B 확장을 지원하며, CHERIoT 1.0 기본 ISA도 지원합니다.

Ibex는 원래 PULP 플랫폼의 일부로 Zero-riscy라는 이름으로 개발되었으며, 현재는 lowRISC가 유지보수하고 개발을 이어가고 있습니다. 프로젝트에서는 지원하는 각 구성에 대해 CoreMark 성능, Yosys 및 상용 합성 기준 추정 면적, 검증 성숙도를 공개합니다.

저장소에는 베어메탈 바이너리를 실행할 수 있는 시뮬레이션 중심 통합 환경인 Simple System과 ReadTheDocs에서 제공하는 사용자 매뉴얼이 포함되어 있습니다. 보다 완전한 FPGA 기반 예제는 별도의 Ibex Demo System 저장소에서 관리합니다.

핵심 기능

  • 01M, C, B 확장을 포함한 RV32I 또는 RV32E 기본 정수 ISA를 지원합니다.
  • 02다양한 곱셈기 옵션과 성능·보안 설정을 제공하며, 매개변수를 폭넓게 조정할 수 있습니다.
  • 03여러 사전 설정 구성의 CoreMark 성능, 면적, 검증 상태를 공개합니다.
  • 04베어메탈 바이너리를 실행할 수 있는 시뮬레이션용 Simple System 예제를 포함합니다.
  • 05CHERIoT 1.0 기본 ISA를 지원합니다.

활용 사례

  • 간단한 RISC-V 제어 코어가 필요한 소형 임베디드 마이크로컨트롤러를 구축할 때.
  • 테이프아웃 전에 구성별 RISC-V 코어의 면적과 성능 간 트레이드오프를 평가할 때.
  • 시뮬레이션에서 RISC-V 코어로 베어메탈 소프트웨어를 실행할 때.
  • SystemVerilog로 구현된 고품질 RISC-V 코어를 살펴보거나 교육에 활용할 때.

사용 전 알아둘 점

  • micro RV32EC config와 같은 일부 구성은 검증이 최소한으로만 이루어져 있으므로, 테이프아웃 전에 사용자가 직접 검증 준비 상태를 평가해야 합니다.
  • README에는 간단한 설치 또는 실행 방법이 설명되어 있지 않습니다. 이 프로젝트는 하드웨어 RTL 코어로, 일반적으로 시뮬레이션 예제와 문서를 통해 사용합니다.

포함된 컬렉션

토픽

#risc-v#cpu-core#hardware#embedded#systemverilog#rtl#verification#cpucore#lowrisc#lowrisc-ibex

자주 묻는 질문

ibex은(는) 무엇인가요?
임베디드 제어 애플리케이션을 위해 설계된, SystemVerilog로 작성한 소형 고품질 32비트 RISC-V CPU 코어입니다. Ibex는 SystemVerilog로 작성된 32비트 RISC-V CPU 코어입니다. 다양한 매개변수를 설정할 수 있어, 곱셈기 아키텍처 같은 구성 옵션을 선택해 성능, 면적, 보안 기능 간의 균형을 조정할 수 있습니다. I 또는 E 기본 정수 명령어 세트와 M, C, B 확장을 지원하며, CHERIoT 1.0 기본 ISA도 지원합니다.
ibex은(는) 무료로 사용할 수 있나요? 라이선스는 무엇인가요?
ibex은(는) Apache-2.0 라이선스의 오픈소스입니다. 상업용 제품에 사용하기 전에 라이선스 조건을 확인하세요.
ibex은(는) 아직 유지보수되고 있나요?
활발히 유지보수 중. ibex의 마지막 커밋은 2026년 11월 5일입니다.
ibex은(는) 어디에 사용할 수 있나요?
간단한 RISC-V 제어 코어가 필요한 소형 임베디드 마이크로컨트롤러를 구축할 때. 테이프아웃 전에 구성별 RISC-V 코어의 면적과 성능 간 트레이드오프를 평가할 때. 시뮬레이션에서 RISC-V 코어로 베어메탈 소프트웨어를 실행할 때. SystemVerilog로 구현된 고품질 RISC-V 코어를 살펴보거나 교육에 활용할 때.
ibex은(는) 어디서 받을 수 있나요?
소스 코드와 설치 방법은 GitHub에 있습니다: https://github.com/lowRISC/ibex

요약은 프로젝트 README를 바탕으로 AI가 작성했습니다. GitHub 통계는 매일 갱신됩니다.

관련 프로젝트

RTL, 검증 환경, 문서를 모두 Claude Code로 작성한 SystemVerilog 기반 64비트 RISC-V CPU 코어로, Arty A7 FPGA 보드에서 Linux를 부팅합니다.

기타#risc-v#cpu#fpga
168+8 이번 주32SystemVerilogApache-2.0업데이트 17일 전

XiangShan 프로젝트에서 개발한 Scala와 Chisel 기반의 오픈소스 고성능 RISC-V 프로세서 코어입니다.

기타#risc-v#processor#chisel
7.4천+13 이번 주977ScalaMulanPSL-2.0활발히 관리됨업데이트 14시간 전