lowRISC / ibexGitHub임베디드 제어 애플리케이션을 위해 설계된, SystemVerilog로 작성한 소형 고품질 32비트 RISC-V CPU 코어입니다.기타#risc-v#cpu-core#hardware#embedded#systemverilog2.2천+17 이번 주831SystemVerilogApache-2.0업데이트 어제
munetomo-maruyama / mmRISC-2GitHubRTL, 검증 환경, 문서를 모두 Claude Code로 작성한 SystemVerilog 기반 64비트 RISC-V CPU 코어로, Arty A7 FPGA 보드에서 Linux를 부팅합니다.기타#risc-v#cpu#fpga#systemverilog#hardware-design168+4 이번 주32SystemVerilogApache-2.0업데이트 18일 전