OpenXiangShan/XiangShan

O que é?

Recursos principais

• 01Implementa o conjunto de instruções RISC-V em uma microarquitetura de alto desempenho com execução fora de ordem.
• 02Escrito em Chisel, gera Verilog por meio de make verilog.
• 03Inclui um simulador em C++ baseado em Verilator que executa binários RISC-V.
• 04Oferece co-simulação difftest com o modelo de referência NEMU.
• 05Oferece o debugger em Python xspdb para avançar passo a passo e inspecionar a execução.

Casos de uso

• Pesquisar microarquitetura de processadores usando um núcleo RISC-V aberto e completo.
• Estudar fluxos de trabalho de verificação de hardware e co-simulação.
• Desenvolver projetos de chips RISC-V derivados com base no Verilog disponibilizado.
• Avaliar workloads RISC-V em um simulador Verilator.

Início rápido

1. 1

   Defina as variáveis de ambiente NEMU_HOME, NOOP_HOME e AM_HOME e instale o mill

2. 2

   Clone o projeto e inicialize os submódulos

   make init
3. 3

   Instale o Verilator e, em seguida, compile o simulador em C++

   make emu CONFIG=MinimalConfig EMU_THREADS=2 -j10
4. 4

   Execute um programa no simulador

   ./build/emu -b 0 -e 0 -i ./ready-to-run/coremark-2-iteration.bin --diff ./ready-to-run/riscv64-nemu-interpreter-so

Antes de usar

• !A compilação exige vários projetos externos (NEMU, nexus-am, mill e Verilator), então a configuração dá trabalho.
• !A branch kunminghu-v3 ainda está em desenvolvimento e pode não ser estável; para pesquisa, recomenda-se a kunminghu-v2.

Tópicos

Perguntas frequentes

O que é XiangShan?

Núcleo de processador RISC-V de alto desempenho e código aberto, escrito em Scala com Chisel e desenvolvido pelo projeto XiangShan. XiangShan é um projeto de processador RISC-V de alto desempenho e código aberto. O design é escrito em Chisel, uma linguagem de descrição de hardware incorporada ao Scala, e gera Verilog que pode ser usado no desenvolvimento de chips.

XiangShan é gratuito? Qual é a licença?

XiangShan é open source sob a licença MulanPSL-2.0. Confira os termos da licença antes de usá-lo em produtos comerciais.

XiangShan ainda é mantido?

Manutenção ativa. O último commit de XiangShan foi em 6 de nov. de 2026.

Para que posso usar XiangShan?

Pesquisar microarquitetura de processadores usando um núcleo RISC-V aberto e completo. Estudar fluxos de trabalho de verificação de hardware e co-simulação. Desenvolver projetos de chips RISC-V derivados com base no Verilog disponibilizado. Avaliar workloads RISC-V em um simulador Verilator.

Como instalar XiangShan?

Defina as variáveis de ambiente NEMU_HOME, NOOP_HOME e AM_HOME e instale o mill Clone o projeto e inicialize os submódulos: make init Instale o Verilator e, em seguida, compile o simulador em C++: make emu CONFIG=MinimalConfig EMU_THREADS=2 -j10 Execute um programa no simulador: ./build/emu -b 0 -e 0 -i ./ready-to-run/coremark-2-iteration.bin --diff ./ready-to-run/riscv64-nemu-interpreter-so

Onde consigo XiangShan?

O código-fonte e as instruções de instalação estão no GitHub: https://github.com/OpenXiangShan/XiangShan