Os melhores projetos open source em SystemVerilog

Um núcleo de CPU RISC-V de 32 bits, compacto e pronto para produção, escrito em SystemVerilog e voltado a aplicações de controle embarcado.

Um núcleo de CPU RISC-V de 64 bits em SystemVerilog que inicializa o Linux em uma placa FPGA Arty A7, com RTL, verificação e documentação escritos com Claude Code.